Formation VHDL, conception pour cible FPGA
Cette formation a pour vocation de vous faire acquérir des compétences générales dans la pratique du VHDL pour la conception de FPGA.
- Appréhender le langage VHDL et ses multiples possibilités
- Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
- Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
- Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple
Sont autant d’objectifs que nous vous permettons d’atteindre à travers cette formation de 4 jours.
Cette formation vous permettra d’acquérir des compétences pour :
- Appréhender le langage VHDL et ses multiples possibilités
- Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
- Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
- Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple
Cette formation s'adresse aux ingénieurs et techniciens souhaitant acquérir des compétences générales dans la pratique du VHDL pour la conception de FPGA.
4 JOURS
Qu'est-ce que le VHDL ?
- Signification de l'acronyme et caractéristiques du VHDL.
- Historique du langage et domaines d'applications.
- Domaines d'applications et description d'un système.
- Avantages/inconvénients du langage.
- Les autres langages HDL.
- Comparaison VHDL/Verilog.
VHDL dans le flot de conception
- Etapes de conception d'un circuit.
- Un langage commun : le VHDL.
- Simulation fonctionnelle.
- Du langage au circuit : la synthèse.
- Portabilité multifondeur.
- Du circuit au langage : la rétroannotation.
Hiérarchie et fonctionnalité
- Deux visions complémentaires.
- Exemple de construction hiérarchique d'un additionneur.
Les bases du langage
- Structure d'un fichier VHDL.
- Instructions concurrentes.
- Instructions séquentielles.
- Mémento : exemple de codage combinatoire et séquentiel.
- Sous-programmes : fonctions et procédures.
- Erreurs fréquentes et structure d'un test bench.
Travaux pratiques
Utilisation de l'élément additionneur 4 bits (décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs).
Comment décrire le circuit ?
- Unité de conception : entité, architecture.
- Les 3 niveaux de descriptions (comportemental, flot de données, structurel).
- Les opérateurs combinatoires et séquentiels.
- Les conversions de type.
- Décrire des machines d‘états synchrones.
- Décrire des architectures et structurer le circuit.
Travaux pratiques
Codage et simulation : additionneur 4 bits, décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs.
Comment tester son fonctionnement ?
- Structure du banc de test.
- Tests unitaires et test global.
Travaux pratiques
Codage et simulation d'une application.
Test sur carte dévaluation
- Présentation de la carte d'évaluation.
- Placement routage et test sur carte d'évaluation.
Travaux pratiques
Réalisation d'un test sur carte d'évaluation.
Complément du langage
- Types de classe (types scalaires et structurés, types composites).
- Les attributs.
Formation non certifiante
Bonne connaissance en Python et C++.